## URR浮動小数点数のための 高速演算装置の基本設計と実装

## 大山 光男 倉敷芸術科学大学産業科学技術学部

(2007年10月10日 受理)

#### 1. はじめに

コンピュータ内部における数値表現として、科学技術計算では、浮動小数点表現が使わ れる。現在では、1985年に標準化されたIEEE754標準が多く使用されているが、表現範囲、 表現精度の点で充分でないアプリケーションもあり、可変長の指数部を持つ表現がいくつ か提案されている<sup>(1)</sup>。なかでも浜田の提案した URR(Universal Representation of Real numbers)は<sup>(2)(3)</sup>、エレガントな表現に加え、事実上、オーバーフローもアンダーフロー も発生しない、データ長に独立である、などの好ましい特徴を持つことから注目された。 一方、その実用化にあたっては、演算速度での不利、精度分析の難しさが指摘された。精 度分析に関しては、事例では IEEE との比較で改善される場合が多いことが報告されてい るが<sup>(4)</sup>、理論的な分析は充分行われていないようである。

筆者らは、演算速度での不利を克服するべく、高速演算器のアーキテクチャと、その 実証システムを開発してきた<sup>(5)</sup>。仮数と指数の分離・結合を、それぞれパイプラインの 1ステージで行うことを可能とする高速回路の開発<sup>(6)-(8)</sup>,さらに、分離・結合ステージ を演算パイプラインから削除することにより、IEEE標準を演算するFPU(Floating-Point Unit)のスループットに迫る性能を得る見通しが得られつつある<sup>(9)-(13)</sup>。本稿では、そ の実証システムである、64 ビット FPU の設計と実装、および評価結果について述べる。

### 2. URR浮動小数点数の概要

URR の定義は実数値の区間分割に基づくが<sup>(2)</sup>,浮動小数点数としては,IEEE 標準が 固定長の指数部を持つ(図1)のに対して,図2に示すように指数のサイズに応じて長さ が変わる可変長の指数部を持つ表現として解釈される。各部の表現は以下のようになる。

実数 x を, x = f × 2<sup>e</sup> と表す。e は指数, f は仮数, ともに負数は2の補数で表し,正 規化条件は, f < 0 では  $-2 \le f < -1$ , f  $\ge 0$  では  $1 \le f < 2$  である。f  $\ge 0$ , e  $\ge 0$  で, e が m 桁で 01 e<sub>m-3</sub>.....e<sub>0</sub> と表されるとき, m ビットの1のビット列に反転ビット 0 をデ リミッタとして連結,L 部とし, e<sub>m-3</sub>.....e<sub>0</sub>を連結してE 部とする。すなわち,11..... 10 e<sub>m-3</sub>.....e<sub>0</sub> が指数部となり,仮数の符号を符号ビット S,仮数の小数点以下のビット列 を指数部に連結して仮数部とする。e < 0 の場合は,L 部のビット列を1/0 反転する。ま た, eが-2, -1, 0, 1の各場合はEは空であり, Lは, それぞれ, 001, 01, 10, 100 で ある。さらに, x < 0 の場合は, 上記L, Eの各ビットを1/0 反転して指数部とする。

図4に示すように、URR の指数部は、指数のサイズが小さい範囲では IEEE 標準に比べても指数部の長さは短いが、指数のサイズが大きくなると指数部の長さが急激に増す。 これを改善する表現が提案されているが<sup>(14)(15)</sup>、ここでは、拡張 URR を演算の対象に加える。拡張 URR は、2 重指数分割を URR が  $\pm 2^{\pm 2^m}$  で行うのに対して、 $\pm p^{\pm q^m}$  で行う。 浮動小数点数としての解釈は図3に示すようになり、図4にも示すように、指数のサイズが大きい領域で、指数部の長さが大幅に短くなる (p = 4, q = 16 の場合)<sup>(15)</sup>。



## 3. 高速演算方式

演算は,指数と仮数を分離して行うので,指数と仮数の分離・結合の高速化が最初に課題となった。次に,演算パイプラインの指数と仮数の分離・結合の各1ステージを削除して,演算パイプのレイテンシを IEEE 標準と同等まで短縮することを目標とした。

#### 3.1 指数と仮数の分離・結合の高速化

分離では、指数部Lのデリミッタビットの位置を検出することにより各部の境界を決定する。L部の左端のビットを基準に右に調べ、最初の反転ビットの位置がL部の右端である。類似の技術は、正規化回路のLZA(Leading Zero Anticipator)で使用される。ここでは、プライオリティエンコーダを基本構成要素とし、ビット並列に検出する。図5に示す分離回路では境界検出回路がそれである。境界検出回路の出力からビットパターン発

生器を用いてL部を指数の符号ビットを変換,さらに左右のバレルシフタを制御して指数と仮数に分離する。結合は図6に示す回路により行う。境界検出回路に類似した指数桁数検出回路で指数のサイズを検出,指数を指数部の位置にシフトした後,ビットパターン発生器を用いて指数部を生成する。同時に,仮数をシフトして,指数部に連結する。これらの回路は,64ビットURRの場合,回路規模は3500~4000ゲート程度であり,パイプラインの1ステージで充分実行できることが示されている<sup>(6)(7)</sup>。



## 3.2 演算パイプラインのレイテンシ短縮

レイテンシの短縮は、命令実行のスケジューリングを容易にするので、スループットの 低下を抑える上で効果が大きい。そこで、指数と仮数を分離して浮動小数点レジスタに格 納、分離・結合の2ステージを演算パイプから除去する。分離はロード命令に続いて独立 した1ステージで、結合は、演算命令に続いて独立した1ステージで実行、可能な限り他 の処理にオーバラップ、隠蔽することにより、パイプのストールの発生を抑制する。

#### 4. FPUの設計

実証評価マシンとして、64ビットURR、拡張URRを対象とするFPUを設計、実装した。

#### 4.1 仕様

表1に示すように、64ビット URRから指数32ビット、仮数64 ビットを分離して浮動小数点レジス タに格納する。指数32ビットは、 表現からの制約ではなく、本FPU ハードウェア独自の制約である。 バッファレジスタには、浮動小数点 レジスタと同一内容を、ストア命令

表1. FPU の仕様

項目	仕様
データ	【URR(64bit) 払張 URR(64bit) → 括合 版数(64bit)】
浮 動 小 数 点 レジス タ	浮 動 小 数 点 レジスタ: (32bit+64bit)×32 本 同 バッファレジスタ: 64bit ×32 本
命令	浮動小数点: 加算,減算,乗算,除算, 積和演算,平方根,ロード/ストア, レジスタコピー,他. 整数:フロー制御命令,他.
モニタ	ク ロ ック 数 カ ウ ン ト 指 数 サ イ ズ の 出 現 度 数 カ ウ ン ト

に先行して URR の形で格納しておく。

評価用のモニタとして、プログラムの実行に要するクロック数のカウント,指数サイズ の出現度数のカウント機能を設ける。

## 4.2 命令セット

いくつかの実用的なプログラムの実行を可能とするため,除算,平方根演算を含む主要 な浮動小数点命令,およびフロー制御のための整数命令を実装する。命令語は32ビット の単一命令語長である。実装した命令の詳細は付録として添付した。

## 4.3 FPUの構成

図7にFPUの構成を示す。分離,結合ユニットは演算パイプには含まれない。ロード 命令はデータメモリからURRを読み出してバッファレジスタに書き込むと同時に分離回 路にセット,分離回路は独立した1ステージで指数と仮数を分離,浮動小数点レジスタに 書き込む。結合は,ストア命令に先行して,演算命令により浮動小数点レジスタの内容が 更新されるごとに独立した1ステージで行い,バッファレジスタに書き込む。バッファレ ジスタは浮動小数点レジスタのコピーをURRで持ち,ストア命令のソースオペランドと なる。

## 4.4 命令実行のレイテンシとスループット

表2に示すように、非パイプライン処理の除算と平方根以外のスループットは1クロッ クである。除算と平方根は、高速乗算器を利用し、Newton-Raphson 法をベースとする漸



図7. FPU の構成とパイプラインステージ

表2. 命令実行のレイテンシとスループット

命令	レイテンシ	スループット
ロード/ストア	1 / 1	1
加算,減算,絶対値,レジスタコピー	2	1
乗 算 / 積 和	3 / 4	1
除 算 / 平 方 根	15 /17	13 /15
整数命令	1	1
(分離/結合)	1 / 1	1 / 1
註・スループット・同一命会を次に受け付けるまでに 単位・クロック		

註:スルーブット:同一命令を次に受け付けるまでに 単位:クロック 必要な時間 (クロック). 近演算を実装する<sup>(16)</sup>。平方根の演算では,初期値テーブルのルックアップで高速化を図っている。繰り返し回数は log<sub>2</sub>n オーダーであり,非パイプライン処理ではあるが,除算で 13 クロック,平方根で 15 クロックのスループットを得ており,高速である。

#### 5. 実装

全体を2MゲートクラスのFPGA (XC3S2000)1個に実装<sup>(17)</sup>,開発ツールはISE Foundation 7.1iを使用した<sup>(18)</sup>。乗算を高速化するため,FPGAがハードマクロで内蔵す る乗算器(18×18bit)11個を用いて,符号付き64×64bitの2段パイプライン並列乗 算器を構成した。これにより,除算,平方根の演算の高速化も可能になった。データメモ リ,プログラムメモリ,および浮動小数点レジスタの実装には,やはりハードマクロで内 蔵される,2ポート16kbブロック RAM15個を利用した。アクセスが集中する浮動小数 点レジスタは,書き込み2ポート,書き込み1ポート+読み出し2ポート,および読み出 し4ポートの3つのモードで動作可能なように構成している。全体の実装には,ハードマ クロを除き,URR対応ではLUT (4入力Look Up Table)が6825個,拡張URR対応で は6905個が使用された。

## 6. 評価

分離・結合ステージの隠蔽の観点からスループットを, URR と拡張 URR との比較で演 算結果に含まれる相対誤差を評価, 拡張 URR の効果を検証する。

## 6.1 分離・結合ステージの隠蔽

(1) 分離ステージ

分離に起因するストールが発生す るとスループット低下の要因となり 得る。ストールが発生するのは、図 8に示すように、先行のロード命令 の結果(R1の内容)を後続の命令が 直ちに利用する場合である。この場 合、後続2命令の実行順序を入れ替 えることにより容易に回避できる。 入れ替えができない場合にのみ IEEE 標準に比べて1クロックの不利が生じる。





(2) 結合ステージ

結合に起因するストールが発生するのは、先行命令が更新した浮動小数点レジスタの内 容を、後続のストア命令が直ちに格納の対象とする場合である。図9に示すように、本 FPUの場合、最大2クロックのストールが発生し、このうち、結合に起因するのは1クロッ クであり、他の1クロックは IEEE 標準でも共通に発生する。回避は、後続命令の実行順

序を入れ替えるスケジューリン グにより行うが,スケジューリ ングができない場合のみ,結合 に起因するストールが発生し得 る。

これらのストールは,多くの 場合,コンパイラによる静的な スケジューリングで対応が可能 であり,IEEE標準に比べての 不利はごくわずかに抑えられる と考えられる。



図9. 結合に起因するストールの発生と回避例

## 6.2 事例における評価

(1) ワークロード

Graeffe 法による 4 次方程:  $a_4X^4 + a_3X^3 + a_2X^2 + a_1X + a_0 = 0$ の根の計算プログラムを 実装した。図 10 に処理のフローを示す。プログラムは、根の値を絶対値で得るが、符 号までは求めていない。マシン命令によるプログラムリストは、付録として添付した。 Graeffe 法では、係数の更新で乗算を繰り返すので、急速に係数の値が大きくなり、IEEE 標準の浮動小数点表現ではオーバーフローが頻発、充分な繰り返し演算ができない。



図 10. プログラムのフロー(Graeffe 法, 4次方程式)

(2) スループット

分離・結合に起因するストールの発生がなければ、分離・結合がスループット低下の直 接の要因にはならないと考える。そこで、プログラムが実行する各マシン命令の数と、そ のマシン命令のスループットの積の総和から、プログラムの実行に要するクロック数を 大まかに見積もり(表3)、実測値と比較した。プログラムは付録に表示したプログラム で、繰り返し回数を1回に設定した場合である。6個の分離ステージ、29個の結合ステー ジは全て隠蔽されるものとして見積もりには含めない。FPUでのクロック数のカウント は146であり、ほぼ見積もりに一致する。1クロックの増加は正規化ユニットの競合から であり、分離・結合に起因しないことが命令実行シーケンスの分析から確認されている。

なお、表3の見積もりに使用したプログラムでは、ストア命令が含まれていない。そこ で、後述のロード命令とストア命令の実行を多数含む改変プログラムを用いてクロック数 の見積もりと、実測を行った。その結果、見積もりと実測のクロック数が一致し、実行シー ケンスの分析からも、分離・結合ステージがすべて隠蔽されることを確認している。

命令	実行数	スループット	クロック数	分離	結合
最初の命令フェッチ			1		
ロード	6	1	6	6	
加算,絶対値	8	1	8		8
乗算	13	1	13		13
除算	4	13	52		4
平方根	4	15	60		4
整数命令	5	1	5		
(合計)	4 0		145	(6)	(29)

表3. プログラム(繰り返し1回)の実行に要するクロック数の大まかな見積もり

(3) 演算結果に含まれる相対誤差

4次方程式 (x-2) (x-e) (x- $\sqrt{7.4}$ ) (x-3) =0の根を Graeffe 法で計算し,計算した 根に含まれる相対誤差を評価した。このプログラムでは,計算過程ではロード/ストアが 行われない。すなわち,結果に影響する分離・結合は行われないので,図11 に示すように,

URR か拡張 URR かは関係 なく、収束後は繰り返しを 重ねても誤差はフラットで ある。なお、値が近接する、 e と  $\sqrt{7.4}$  の収束が良くない のは Garaeffe 法自体に起因 する。IEEE 倍長の場合は、 オーバーフローの発生によ り、この場合、繰り返しは 8 回が限界である。



図 11. 演算結果の相対誤差(Graeffe 法, URR / 拡張 URR) (計算過程で分離、結合が行われない場合)

ちなみに,IEEE 倍長の 表現範囲はおおよそ  $10^{-308}$ ~ $10^{308}$ であるのに対して, URR(指数 32 ビットの場 合)ではおおよそ  $10^{-646392578}$ ~ $10^{646392578}$ である。

次に,指数のサイズが大 きい領域での拡張 URR の効 果を評価するため,付録に 表示したプログラムを改変 し,演算命令が浮動小数点 レジスタを更新するごとに, 更新したレジスタの内容を, 一度データメモリに書き戻 し,再びロードし直すよう にした。これは,演算精度 の点からは,演算パイプに 分離結合ステージを含む場 合に相当し,分離・結合ス テージの隠蔽の点からは,



(演算ごとに分離結合を繰り返す場合)

ロードストア命令を頻繁に実行する、厳しい環境となる。

図12に示すように、URR では、一度収束した後、さらに演算を繰り返すと、誤差が 漸増する。これは、データ長が一定の場合(64 ビット)、指数サイズが大きい領域では仮 数部のビット数が充分確保できなくなるからであろう。URR の場合、指数のサイズが32 ビットで仮数部のビットが確保できなくなる。一方、図13に示すように、拡張URR では、 指数のサイズが32 ビットに近づいても誤差の増加はわずかである。実際、指数が32 ビッ トの場合も仮数部は22 ビットを確保している。

#### 7. 考察

演算パイプから分離・結合ステージを削除したことにより,演算パイプのレイテンシの 不利が完全に解消された。演算パイプの外で行う分離・結合に起因するパイプのストール の発生は限定的であり,発生する場合でも,多くは静的な命令実行のスケジューリング による回避が期待できる。事実,本 FPU での事例では,スループット低下の要因になっ ていない。しかし,FPU の設計パラメータは広範にわたり,かつ動作環境も多様である。 より信頼性のある評価を得るには,さらに完成度を上げたFPUを実現,多様な動作環境下, 多くのアプリケーションプログラムでの評価を積むことが必要である。

また,指数と仮数は分離して浮動小数点レジスタに格納されるので,演算命令の演算精 度が指数のサイズの影響を受けず,常に最大の精度が得られる。ただ,浮動小数点レジス タの数は限られるので,途中結果をメモリに一時格納する場合,指数のサイズが極端に大 きいと,結果の精度に影響を及ぼす可能性があるが,拡張URRでは影響が大幅に軽減さ れるし,分離したままロード/ストアできるよう,命令を拡張するなどの対応も考えられ る。

本FPUでは、分離・結合回路以降の、浮動小数点レジスタを含む演算器の構成は、デー タフォーマットに依存しない。内部はデータフォーマットに独立で、外部とのインター フェースを、URR のようにデータ長独立の表現方式で統一した、新しい FPU の実装方式 が可能ではないだろうか。

## 8. おわりに

URR 浮動小数点数のための高速 FPU の開発を行ってきたが, IEEE 標準の浮動小数点 数を演算する FPU のスループットに迫れる可能性は見いだせたと考えたい。また,考察 でも述べたように,内部演算における数値の範囲や精度を,データフォーマットに依存せ ず柔軟に設定でき,かつ統一した外部インターフェースを持つ FPU 実現の可能性を探り たい。

#### 参考文献

- 松井正一,伊理正夫:あふれのない浮動小数点表示方式,情報処理学会論文誌, Vol.21, No.4, pp.306-313, (1980).
- (2) 浜田穂積:2重指数分割に基づくデータ長独立実数値表現法Ⅱ,情報処理学会論文誌, Vol.24, No.2, pp.149-156, (1983).
- (3) Hamada, H.: A New Number Representation and Its Operation, Proc. of 8th Symposium on Computer Arithmetic, pp.153-157, Como, Italy, (1987).
- (4) 菊池純男,他:URRアーキテクチャおよびコンパイラの試作,情報処理学会第37回全国大会,5D-10,(1988).
- (5) 大山光男,浜田穂積:URR浮動小数点数演算のための指数仮数高速分離・結合回路方式とURRプロセッ サへの応用,情報処理学会論文誌, Vol.35, No.8, pp.1642-1651,(1994).
- (6) 大山光男:3重指数分割に基づく浮動小数点数演算のための指数と仮数の高速分離結合回路の設計と 評価,情報処理学会論文誌, Vol.37, No.4, pp.613-623, (1996).
- (7) 大山光男: URR浮動小数点数演算のためのパイプライン加減算器の設計とFPGAによる実現, 情報処 理学会研究報告, 97-HPC-644, pp.19-24, (1997).
- (8) Mitsuo Ooyama : Fast Separation and Combination of an Exponent and a Fraction for URR Floating-Point Arithmetic and Its Application to a Pipelined Adder/Subtracter, GAMM-IMACS International Symposium on Scientific Computing, Computer Arithmetic and Validated Numerics (SCAN97), Lyon, France, (1997).
- (9) Mitsuo Ooyama : A Design of a fast Floating-Point Unit for URR Floating-Point Arithmetic, GAMM-

IMACS International Symposium on Scientific Computing, Computer Arithmetic and Validated Numerics (SCAN2000), pp.96-97, Karlsruhe, Germany, (2000).

- (10) Mitsuo Ooyama : A Floating-Point Unit with Reduced Latency for URR Floating-Pont Arithmetic, GAMM-IMACS International Symposium on Scientific Computing, Computer Arithmetic and Validated Numerics (SCAN2004) , p.92, Fukuoka, Japan, (2004).
- (11) 大山光男:レイテンシを短縮した32ビットURR浮動小数点数演算器の設計と実装,第4回情報科学技術 フォーラム (FIT2005), B-028,pp.157-158, (2005).
- (12) Mitsuo Ooyama : A 64-bit High Performance Floating-Point Unit for URR and Extended URR Floating-Point Arithmetic, GAMM-IMACS International Symposium on Scientific Computing, Computer Arithmetic and Validated Numerics (SCAN2006), pp.49-50, Duisburg, Germany, (2006).
- (13) 大山光男: URR浮動小数点数のためのレイテンシを短縮した64ビットFPUの実装,第6回情報科学技 術フォーラム (FIT2007), B-001, pp.77-78 (2007).
- (14) 中森真理雄,土井 孝:3重指数分割による数値表現方式について、電子情報通信学会論文誌,Vol. J72-A, No.7, pp.1468-1469, (1988).
- (15) 富松 剛:拡張した二重指数分割による数値表現法に関する研究,情報処理学会研究報告,95-HPC-58, pp.57-62,(1995).
- (16) Behrooz P.: Computer Arithmetic, Oxford University Press, New York, (2000).
- (17) http://japan.xilinx.com/products/silicon\_solutions/ (2007).
- (18) http://japan.xilinx.com/ise/logic\_design\_prod/foundation.htm (2007).

《付録1:実装したマシン命令の一覧》

1	物会会		
1. <u>1</u>	ττ τημ XXX 3	04.00	0
		h = 0P X · · ·	x
		NOP (No Operation)	X
00	00 0000	1 HLT (Halt)	
31	28 27	24 23 20 10 12 11	n
	P   Sul	h=0P $cP$ $0$ $cP$ $0$ $disp$	<u></u>
		$D BPA (Prench Always) PC ( DC+1+dian - 2048 \le dian \le 204$	
00	01 0000	1 BEZ (Count and Branch on Equal Zero):	/
		$GR \leftarrow GR - 1$ , if $GR=0$ , then $PC \leftarrow PC+1+disp$ , otherwise	e PC←PC+1
00	001 00 0	0 BNZ (Count and Branch on Not Equal Zero)	DG DG I
		$GR \leftarrow GR = 1, it GR \neq 0, then PC \leftarrow PC+1+disp, otherwise$	$PC \leftarrow PC + 1$
31	28 27	<u>24 23 20 19 16 15</u>	0
0	P ¦ Sul	16-0P GR 0000 Imm (1661)	
00		0 LDI (Load Integer Immediate): GR ← Imm	
00	0001	ADDI (Add Integer Immediate): $GR \leftarrow GR + Imm$ SIIBI (Subtract Integer Immediate): $GR \leftarrow GR - Imm$	
2. 浮	動小数点	京命令	
( L	oad命令	•)	
31	28 27	24 23 20 19 16 15 12 11	0
0	P Sub	b-OP GR MSB(reg) Rd address(10bit)/disp(8b	(t)
10	000 xxxx	x FLD (FP Load Direct); Rd ← Separate(DM(address))	
10	01 0000	J FLRI (FP Load Register Indirect): Rd ← Separate(DM((GR)+ D FLRI (FP Load Register Indirect Pre_increment):	d1sp)))
10	001 0010	$GR \leftarrow GR+1, Rd \leftarrow Separate(DM((GR)+disp)))$	
10	001 0011	1 FLRI (FP Load Register Indirect, Post_decrement):	
		$Rd \leftarrow Separate(DM((GR)+disp))), GR \leftarrow GR-1$	
( 8	tore 命 4	令 )	
31	<u>28 27</u>	<u>24 23 20 19 16 15 12 11</u>	<u>)</u>
	<u>-   Sub-</u>	-OP GR [MSB(reg)] RS [address(IODIT)/disp(8b)	<u>t)</u>
10	000 XXXX 11 0000	$(FSD (FP Store Direct):DM (address) \leftarrow Combine(Rs)$	ne(Rs)
10	0010	<b>O FSRI</b> (FP Store Register Indirect.) <i>Diff</i> ((GR) <sup>+</sup> disp) (* Combined of SRI (FP Store Register Indirect.) Free increment):	ne(R3)
		$GR \leftarrow GR+1, DM ((GR)+disp) \leftarrow Combine(Rs)$	
10	010 0011	1 FSRI (FP Store Register Indirect, Post_decrement):	
		$DM((OR)^+ disp) \leftarrow Comoine(Rs), OR \leftarrow OR^- I$	
(演	[算命令)	)	
31	28 27	<u>24 23 20 19 16 15 12 11 8 7 4 3</u>	<u></u>
0F	Sub-	-OP XXXX MŠB(reg)  Rd   Rs2   Rs1   Rs0	
110	0 0000	$FMOV (FP Move) : Rd \leftarrow Rs0$	
	0001	<b>FNMOV</b> (FP Negative Move) : $Rd \leftarrow -Rs0$	
	0010	FCMP (FP Compare): $Rs1 - Rs0$ , Set Status.	
	0100	FADD (FP Add) : $Rd \leftarrow Rs1 + Rs0$	
	0101	$FSUB (FP Subtract) : Rd \leftarrow Rs1 - Rs0$	
	0110	FMLI (FP Multiply): Rd $\leftarrow$ Rs1×Rs0 FDIV (FP Divide): Rd $\leftarrow$ Rs1=Ps0	
	1000	<b>FMADD</b> (FP Multiply and Add ) : Rd $\leftarrow$ Rs1×Rs0+Rs2	
	1001	FMSUB (FP Multiply and Subtract ) : $Rd \leftarrow Rs1 \times Rs0 - Rs2$	
	1010	FNMLT (FP Negative Multiply) : $Rd \leftarrow (-Rs1) \times Rs0$	
110	1011	FNDIV (FP Negative Divide): $Rd \leftarrow (-Rs1) \div Rs0$ FSORT (FP Square Root) $Rd \leftarrow SOPT(Ps0)$	
110		i ogni (11 Square Root) Ru ← SQRI(RSO)	
註:	記述のな 実装し <sup>-</sup>	sいオペレーションコード(OP, Sub-OP)については未定翥 ていない. Xは don't care を表す.	であり,

```
《付録2. Graeffe 法による4次方程式の根の計算プログラム》
```

start∶ FLD R0,008 ;R0 ← 2 FLD R1,009 ;R1← a0 FLD R2,00A ;R2 ← a 1 FLD R3,00B ;R3 ← a 2 FLD R4,00C ;R4 ← a 3 FLD R5.00D ;R5 ← a 4 LDI GR1. n ;ループ回数n設定 loop1: FNMLT R7, R2, R2 ;R7← — a<sub>1</sub> FMLT R8.R3.R3 ;R8 ← a 2<sup>2</sup> FNMLT R9, R4, R4 ; R9  $\leftarrow$   $-a_3^2$ FMLT R11, R3, R1 ; R11  $\leftarrow$  a<sub>2</sub>a<sub>0</sub> FNMLT R12, R4, R2 ; R12  $\leftarrow$   $-a_3a_1$ FMLT R13, R5, R3 ;R13←a₄a₂ FMLT R14, R5, R1 ;R14←a<sub>4</sub>a<sub>0</sub> FMLT R11, R11, R0 ; R11 ← 2a<sub>2</sub>a<sub>0</sub> FMLT R12, R12, R0 ; R12  $\leftarrow$  - 2a<sub>3</sub>a<sub>1</sub> FMLT R13, R13, R0 ;R13←2a₄a<sub>2</sub> FMLT R14, R14, R0 ; R14 ← 2a₄a0 ; R1  $\leftarrow$  a<sub>0</sub><sup>2</sup> FMLT R1, R1, R1 a<sub>0</sub> 更新 ; R5  $\leftarrow a_4^2$ ; R3  $\leftarrow a_2^2 - 2a_3a_1$ FMLT R5, R5, R5 a4 更新 FADD R3, R8, R12  $R2 \leftarrow -a_1^2 + 2a_2a_0$ FADD R2, R7, R11 a1 更新 ;R4← — a<sub>3</sub><sup>2</sup>+2a<sub>4</sub>a<sub>2</sub> FADD R4, R9, R13 a3 更新 FADD R3, R3, R14 ; R3 ←  $a_2^2$  −  $2a_3a_1$  +  $2a_4a_0$   $a_2$  更 新 GR1, loop1 ; GR1  $\leftarrow$  GR1-1, if GR1  $\neq$  0 then go to loop1 BNZ ; FDIV R5, R4, R5 ;R5 ← a<sub>3</sub>/a<sub>4</sub> FDIV R4, R3, R4 ; R4  $\leftarrow a_2/a_3$ FDIV R3, R2, R3 ; R3  $\leftarrow a_1/a_2$ FDIV R2, R1, R2 ; R2  $\leftarrow a_0/a_1$ FABS R5, R5 ; R5  $\leftarrow \alpha_4$ ,  $\alpha_4 = |a_3/a_4|$ FABS R4. R4 ; R4  $\leftarrow \alpha_3$ ,  $\alpha_3 = |a_2/a_3|$ ; R3  $\leftarrow \alpha_2$ ,  $\alpha_2 = |a_1/a_2|$ FABS R3, R3 FABS R2, R2  $; R2 \leftarrow \alpha_1, \alpha_1 = |a_0/a_1|$ LDI GR1.n ; ループ回数 n 設定 loop2: FSQRT R5, R5 ; R5  $\leftarrow$  SQRT ( $\alpha_4$ ) FSQRT R4, R4 ; R4  $\leftarrow$  SQRT ( $\alpha_3$ ) FSQRT R3, R3 ; R3  $\leftarrow$  SQRT ( $\alpha_2$ ) FSQRT R2, R2 ; R2  $\leftarrow$  SQRT ( $\alpha_1$ ) BNZ GR1.  $|oop2\rangle$ ; GR1  $\leftarrow$  GR1-1, if GR1  $\neq$  0 then go to  $|oop2\rangle$ END: HLT

註 1) ただし,定数 2,および 4 次方程式 a4X<sup>4</sup>+a3X<sup>3</sup>+a2X<sup>2</sup>+a1X+a0=0の係数 a0,a1,a2,a3,a4 は DM(データメモリ)の 008 番地<u>か</u>ら順に格納されている.

註 2) 定数 2, および (x-2)(x-e)(x-√7.4)(x-3)=0 の係数は, 64bitURR, 拡張 URR では 以下のようになる.

64bit URR(16 進表記)	64bit 拡張 URR(p=4,q=16,16 進表記)
2: 6000 0000 0000 0000	$2:5000\ 0000\ 0000\ 0000$
a0: 7962 EFEF 9025 ECA5	a0: 6562 EFEF 9025 ECA5
al: 85E9 956A 8E8C 6064	al: 99E9 956A 8E8C 6064
a2: 7944 B301 BF3A E98F	a2: 6544 B301 BF3A E98F
a3: 8AC7 DCBE 7179 D716	a3: 9D63 EE5F 38BC EB8B
a4: 4000 0000 0000 0000	a4: 4000 0000 0000 0000

# Development of a High Performance Computing Architecture for URR Floating-Point Arithmetic and its Implementation

## Mitsuo Ooyama

College of Science and Industorial Technology Kurashiki University of Science and the Arts, 2640 Nishinoura, Tsurajima-cho, Kurashiki-shi, Okayama 712-8505, Japan (Received October 10, 2007)

This paper describes a novel FPU (Floating-Point Unit) for 64-bit URR and 64-bit extended URR floating-point arithmetic which achieves high performance close to that of the IEEE 754 FPU. URR has some desirable characteristics such as being free from overflows and underflows in practice, and its data format being independent of data length. However, it needs longer calculation process because of its complex exponent part.

The proposed architecture is based on an idea that reduces latency of the calculation pipeline. The FPU generates a 32-bit exponent and a 64-bit significand from a URR representation or an Extended URR representation, and store them to (32+64) -bit floating-point register respectively. The conversion to 96-bit format occurs immediately after the load instruction of the original data, and the reverse conversions are executed prior to the store instructions of the computed floatingpoint numbers. We implemented Graeffe's method to evaluate the FPU with practical programs. While the IEEE 754 FPU can not perform enough iterations necessary for Graeffe's method, because coefficients grow rapidly and exceed the maximum range of the exponent, but the proposed FPU can do. The total number of clock cycles necessary for the execution of the evaluation program on the proposed FPU is almost the same as that for the IEEE 754 FPU. We also evaluate the relative errors of the computed roots of the biguadratic equation to real values. While the computation can be carried out within the floating-point registers, relative errors are small and flat regardless of the size of the exponent in both URR and extended URR. On the other hand, when the floating-point calculations include load and store instructions for the intermediate values where the size of the exponent is very large, Extended URR achieves significant improvement in relative errors.